

PATENT APPLICATION

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Docket No: Q76291

Hirofumi FUJIOKA, et al.

Appln. No.: 10/609,476

Group Art Unit: 2818

Confirmation No.: 2217

Examiner: Unknown

Filed: July 1, 2003

For: METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

SUBMISSION OF PRIORITY DOCUMENT

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Submitted herewith is a certified copy of the priority document on which a claim to priority was made under 35 U.S.C. § 119. The Examiner is respectfully requested to acknowledge receipt of said priority document.

Respectfully submitted,

Samle Dollar

SUGHRUE MION, PLLC Telephone: (202) 293-7060 Facsimile: (202) 293-7860

simile: (202) 293-7860 washington office

23373
CUSTOMER NUMBER

Enclosures: Japan 2002-194006

Date: October 3, 2003

J. Frank Osha Registration No. 24,625 H, Fujioka et al.

日本国特許庁 10/609, 476

JAPAN PATENT OFFICE Filed 7/1/03

10/6291 /of/

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application: 2002年 7月 2日

出願番号

Application Number: 特願2002-194006

[ST.10/C]: FIP

[JP2002-194006]

出 願 人
Applicant(s):

エルピーダメモリ株式会社

2003年 6月19日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

22310159

【提出日】

平成14年 7月 2日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/108

【発明者】

【住所又は居所】

K.

東京都中央区八重洲二丁目2番1号 エルピーダメモリ

株式会社内

【氏名】

藤岡 弘文

【発明者】

【住所又は居所】

東京都中央区八重洲二丁目2番1号 エルピーダメモリ

株式会社内

【氏名】

小柳 賢一

【特許出願人】

【識別番号】

500174247

【氏名又は名称】

エルピーダメモリ株式会社

【代理人】

【識別番号】

100099830

【弁理士】

【氏名又は名称】

西村 征生

【電話番号】

048-825-8201

【手数料の表示】

【予納台帳番号】

038106

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0111128

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置の製造方法

【特許請求の範囲】

【請求項1】 所望の金属を含んだ原料ガスと酸化性ガスとを導入して化学 的気相成長法により、半導体基板上に前記金属の酸化膜を成膜する半導体装置の 製造方法であって、

前記半導体基板を収容した反応炉内に前記所望の金属を含んだ原料ガスを導入する第1段階と、該第1段階に続いて前記反応炉内に前記酸化性ガスを導入する第2段階とを1ステップとして、該ステップを複数回繰り返して前記半導体基板上に前記金属の酸化膜を成膜することを特徴とする半導体装置の製造方法。

【請求項2】 所望の金属を含んだ原料ガスと酸化性ガスとを導入して化学 的気相成長法により、半導体基板上に成膜した前記金属の酸化膜から成る容量絶 縁膜を有するキャパシタを形成する半導体装置の製造方法であって、

前記半導体基板を反応炉内に収容し、該反応炉内に前記所望の金属を含んだ原料ガスを導入する第1段階と、該第1段階に続いて前記反応炉内に前記酸化性ガスを導入する第2段階とを1ステップとして、該ステップを複数回繰り返して下部電極上に前記金属の酸化膜を成膜することにより前記容量絶縁膜を形成する工程と、

前記容量絶縁膜上に上部電極を形成することにより前記キャパシタを形成する 工程と、

を含むことを特徴とする半導体装置の製造方法。

【請求項3】 半導体基板を収容した反応炉内に所望の金属を含んだ原料ガスを導入して、化学的気相成長法により前記半導体基板上に前記金属の酸化膜を成膜する第1段階と、前記原料ガスの量を前記第1段階よりも減少させ、前記反応炉内に酸化性ガスを導入し、前記金属の酸化膜の表面を前記酸化性ガスに曝す第2段階とを1ステップとして、前記金属の酸化膜が最終的に必要な膜厚になるまで前記ステップを複数回繰り返し行うことを特徴とする半導体装置の製造方法

【請求項4】 前記第2段階において、前記原料ガスの導入を止めることを

特徴とする請求項1、2又は3記載の半導体装置の製造方法。

【請求項5】 前記第1段階において、前記第2段階に導入される酸化性ガスの量よりも少ない量の酸化性ガスを導入することを特徴とする請求項1乃至4のいずれか1に記載の半導体装置の製造方法。

【請求項6】 前記原料ガスは、そのガスのみで前記金属の酸化膜を成膜することが可能であることを特徴とする請求項1乃至5のいずれか1に記載の半導体装置の製造方法。

【請求項7】 前記ステップを2~10回繰り返すことを特徴とする請求項 1万至6のいずれか1に記載の半導体装置の製造方法。

【請求項8】 前記ステップを複数回繰り返すとき、最初のステップの前に前記酸化性ガスを導入することを特徴とする請求項1乃至7のいずれか1に記載の半導体装置の製造方法。

【請求項9】 前記ステップを複数回繰り返すとき、最後のステップの前記第2段階を省略することを特徴とする請求項1乃至8のいずれか1に記載の半導体装置の製造方法。

【請求項10】 前記所望の金属として、タンタル、ハフニウム又はジルコニウムを用いることを特徴とする請求項1乃至9のいずれか1に記載の半導体装置の製造方法。

【請求項11】 前記タンタルを用いる場合、前記原料ガスとしてペンタエトキシタンタルを用いることを特徴とする請求項10記載の半導体装置の製造方法。

【請求項12】 前記酸化性ガスとして、酸素、オゾン、水、酸化窒素又は酸素ラジカルを含んだガスを用いることを特徴とする請求項1乃至11のいずれか1に記載の半導体装置の製造方法。

【請求項13】 前記第1段階あるいは前記第2段階の時間を、前記第1段階で導入される前記原料ガスあるいは前記第2段階で導入される前記酸化性ガスの前記反応炉内の平均滞留時間よりも大きく選ぶことを特徴とする請求項1乃至12のいずれか1に記載の半導体装置の製造方法。

【請求項14】 前記金属の酸化膜を成膜する温度を、反応にセルフリミッ

24

トがかからない温度領域に設定することを特徴とする請求項1乃至13のいずれか1に記載の半導体装置の製造方法。

【請求項15】 前記キャパシタの前記下部電極の表面形状を立体構造に形成することを特徴とする請求項2記載の半導体装置の製造方法。

【請求項16】 前記下部電極の表面形状の立体構造をHSG状に形成することを特徴とする請求項15記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、半導体装置の製造方法に係り、詳しくは、容量絶縁膜として酸化 タンタル膜(Ta₂O₅)のような金属酸化膜を用いたキャパシタ(情報記憶用容 量素子)を備える半導体装置の製造方法に関する。

[0002]

【従来の技術】

半導体装置の代表として知られているLSI(大規模集積回路)は、メモリ製品とロジック製品とに大別されるが、最近の半導体製造技術の進歩につれて、特に前者における発展がめざましい。また、メモリ製品は、DRAM(Dynamic Random Access Memory)と、SRAM (Static Random Access Memory)とに分類されるが、これらのメモリ製品はほとんどが、集積度の点で優れているMOS (Metal Oxide Semiconductor)型トランジスタによって構成されている。また、特にDRAMはSRAMに比較して上述したような高集積化の利点をより大きく生かせるため、コストダウンが図れるので、情報機器等における各種の記憶装置に広く適用されている。

[0003]

DRAMは、スイッチング動作を行うMOS型トランジスタから成るメモリセル選択用トランジスタと、このメモリセル選択用トランジスタに接続されたキャパシタとにより1つのメモリセルを構成して、キャパシタの電荷の有無により情報を記憶する。ここで、最近の情報化社会の発展に伴う記憶される情報の増大につれて、半導体基板上に形成されるキャパシタの占有面積は制約されてくる。し

A

たがって、個々のメモリセルのキャパシタの容量を増加させる工夫が必要になる。もしキャパシタが情報を記憶するのに十分な容量を有していないと、外部からのノイズ信号等の影響で容易に誤動作するようになるので、ソフトエラーで代表されるようなエラーが生じ易くなる。

[0004]

従来から、DRAMのキャパシタの容量絶縁膜としては、酸化シリコン膜(SiO2)、窒化シリコン膜(SiN)、あるいは酸化タンタル膜のような金属酸化膜等が用いられている。このような容量絶縁膜の中で、特に金属酸化膜である酸化タンタル膜は、酸化シリコン膜、窒化シリコン膜等に比べて大きな誘電率を有している。したがって、酸化タンタル膜を容量絶縁膜として用いることにより、大きな容量を有するキャパシタを構成することができる。このような酸化タンタル膜の成膜は、一般に、成膜の容易さの点から化学的気相成長法(Chemical Vapor Deposition: CVD法)により行われている。

[0005]

上述したように酸化タンタル膜をCVD法により成膜する際、成膜時に酸化タンタル膜に発生し易い酸素の空孔を充填し、かつ有機物を除去するために、従来から、タンタルを含んだ原料ガスとともに酸素ガスのような酸化性ガスが用いられている。酸化タンタル膜に酸素の空孔ができると、キャパシタを形成したときにリーク電流が流れるような欠点が生じて、膜質の悪い容量絶縁膜が成膜されるようになる。例えば特開平7-14986号公報あるいは特開2001-35842号公報には、CVD法により酸化タンタル膜を成膜する際、原料ガスと酸素ガスとを同時に反応室内に導入して、酸化タンタル膜を成膜する半導体装置の製造方法が開示されている。酸素ガスの酸素は上記空孔を充填するとともに、有機物を除去するように働いて、酸化タンタル膜の膜質を改善する役割を果たす。

[0006]

図11は、従来の半導体装置の製造方法において、酸化タンタル膜を成膜させるための成膜シーケンスの一例を示す図である。例えば略430℃(成膜温度)で、かつ略10Torr(Torricelli)(成膜圧力)に維持された反応炉内に半導体基板を収容した後、時刻t10において反応炉内に、タンタル化合物である例えばペ

1

ンタエトキシタンタル [Ta(OC₂H₅)₅:以下、PETとも称する] を窒素 (N₂) キャリアガスで憤霧し気化させた原料ガスと同時に、酸素 (O₂) ガスをそれぞれ一定量ずつ導入して、酸化タンタル膜の成膜を開始する。そして、所定時間経過後の時刻 t 2 0 において原料ガスと酸素ガスの導入を同時に停止する。ここで、酸素ガスは、前述したように酸化タンタル膜を成膜したときに発生し易い酸素の空孔を充填し、かつ有機物を除去するために用いられている。また、上述のような成膜シーケンスを用いた従来の半導体装置の製造方法では、一回の連続した原料ガスの導入により最終的に必要な膜厚の容量絶縁膜を成膜している。

[0007]

上述の従来の半導体装置の製造方法のように、原料ガスと酸素ガスとを同時に 反応室内に導入して酸化タンタル膜を成膜すると、原料ガスの分圧が低下する。 この結果、成膜される酸化タンタル膜のステップカバレッジ(段差被覆性)が悪 くなって、下部電極の表面に形成される容量絶縁膜の膜厚が不均一になり易いの で、キャパシタを形成した場合に安定した容量が得にくくなる。特に、容量の増 加を図る目的で、下部電極の形状をシリンダ型等の立体構造とした場合や、さら にその表面形状をHSG(Hemispheric Silicon Grain;半球状シリコン粒子)状に 形成した場合等には、ステップカバレッジが著しく低下し、所望の容量値が得ら れない、あるいは上部電極と下部電極とが短絡してしまう等の問題が生ずる。

[0008]

一方、ステップカバレッジを向上させるために、導入する酸素ガスの流量を少なくすると、これに伴って酸素の働きが低くなるので酸化タンタル膜に酸素の空孔ができ易くなり、また有機物が蓄積し易くなるため酸化タンタル膜の膜質の低下が避けられなくなる。また、成膜温度を下げることにより成膜速度を低めてステップカバレッジを改善しようとすると、膜質の低下だけでなく、最終的に必要な膜厚を成膜するのに時間が費やされるので、スループットが低下するようになる。

[0009]

以上のような観点から、非酸化性雰囲気内で原料ガスを導入して酸化タンタル 膜を最終的に必要な膜厚に連続して成膜した後に、酸化性雰囲気内でアニールを 行うことにより酸化タンタル膜に発生した酸素の空孔を充填するようにした酸化タンタル膜の成膜方法が、例えば特開2000-340559号公報に開示されている。

[0010]

1

【発明が解決しようとする課題】

しかしながら、特開2000-340559号公報記載の酸化タンタル膜の成膜方法では、酸化タンタル膜を最終的に必要な膜厚になるまで連続して成膜し、その後酸化性雰囲気でアニールを行っているので、酸化タンタル膜に発生した酸素の空孔を充填しきれない、という問題がある。

すなわち、上記公報に記載された酸化タンタル膜の成膜方法を利用した半導体 装置の製造方法では、キャパシタの容量絶縁膜を構成する酸化タンタル膜を成膜 する際に、原料ガスの導入時に、酸素ガスは導入されないため、原料ガスが酸素 ガスの影響を受けないようになり、ステップカバレッジに関しては改善されるよ うになる。一方、一定量の原料ガスを連続して導入することにより、酸化タンタ ル膜を最終的に必要な膜厚に成膜した後に、酸化性雰囲気でアニール処理を行っ ているため、成膜後の酸化タンタル膜の酸素の空孔に十分な量の酸素を供給でき なくなり、酸化タンタル膜の酸素の空孔を充填しきれないことになるので、キャ パシタを形成したときに膜質の悪い容量絶縁膜が形成されるようになる。それゆ え、キャパシタにリーク電流が流れるようになって、情報記憶用容量素子として の役割を果たすのが困難となり、結果としてDRAMの信頼性を低下させること になる。ここで、上記公報に記載された酸化タンタル膜の成膜方法において、成 膜後の酸化タンタル膜の酸素の空孔に十分な量の酸素を供給するために酸素ガス を導入する熱処理時間を長くしようとすると、スループットの低下が避けられな くなる。さらに、長時間の熱処理に伴って、下部電極を構成する多結晶シリコン 膜等の表面が酸化されて誘電率の小さな酸化シリコン膜等が形成されてしまうの で、キャパシタのトータルの容量値が小さくなる。

このように従来の半導体装置の製造方法では、スループットを低下させることなく、良好なステップカバレッジ及び良好な膜質を備えた容量絶縁膜を成膜するのが不可能であった。

[0011]

この発明は、上述の事情に鑑みてなされたもので、スループットを低下させることなく、良好なステップカバレッジ及び良好な膜質を備えた容量絶縁膜を成膜することができるようにした半導体装置の製造方法を提供することを目的としている。

[0012]

【課題を解決するための手段】

上記課題を解決するために、請求項1記載の発明は、所望の金属を含んだ原料ガスと酸化性ガスとを導入して化学的気相成長法により、半導体基板上に上記金属の酸化膜を成膜する半導体装置の製造方法に係り、上記半導体基板を収容した反応炉内に上記所望の金属を含んだ原料ガスを導入する第1段階と、該第1段階に続いて上記反応炉内に上記酸化性ガスを導入する第2段階とを1ステップとして、該ステップを複数回繰り返して上記半導体基板上に上記金属の酸化膜を成膜することを特徴としている。

[0013]

また、請求項2記載の発明は、所望の金属を含んだ原料ガスと酸化性ガスとを 導入して化学的気相成長法により、半導体基板上に成膜した上記金属の酸化膜から成る容量絶縁膜を有するキャパシタを形成する半導体装置の製造方法に係り、 上記半導体基板の一つの領域に、上記半導体基板を反応炉内に収容し、該反応炉内に上記所望の金属を含んだ原料ガスを導入する第1段階と、該第1段階に続いて上記反応炉内に上記酸化性ガスを導入する第2段階とを1ステップとして、該ステップを複数回繰り返して下部電極上に上記金属の酸化膜を成膜することにより上記容量絶縁膜を形成する工程と、上記容量絶縁膜上に上部電極を形成することにより上記キャパシタを形成する工程とを含むことを特徴としている。

[0014]

また、請求項3記載の発明は、半導体装置の製造方法に係り、半導体基板を収容した反応炉内に所望の金属を含んだ原料ガスを導入して、化学的気相成長法により上記半導体基板上に上記金属の酸化膜を成膜する第1段階と、上記原料ガスの量を上記第1段階よりも減少させ、上記反応炉内に酸化性ガスを導入し、上記

金属の酸化膜の表面を上記酸化性ガスに曝す第2段階とを1ステップとして、上 記金属の酸化膜が所望の最終的に必要な膜厚になるまで上記ステップを複数回繰 り返し行うことを特徴としている。

[0015]

また、請求項4記載の発明は、請求項1、2又は3記載の半導体装置の製造方法に係り、上記第2段階において、上記原料ガスの導入を止めることを特徴としている。

[0016]

また、請求項5記載の発明は、請求項1乃至4のいずれか1に記載の半導体装置の製造方法に係り、上記第1段階において、上記第2段階に導入される酸化性ガスの量よりも少ない量の酸化性ガスを導入することを特徴としている。

[0017]

また、請求項6記載の発明は、請求項1乃至5のいずれか1に記載の半導体装置の製造方法に係り、上記原料ガスは、そのガスのみで上記金属の酸化膜を成膜することが可能であることを特徴としている。

[0018]

また、請求項7記載の発明は、請求項1乃至6のいずれか1に記載の半導体装置の製造方法に係り、上記ステップを2~10回繰り返すことを特徴としている

[0019]

また、請求項8記載の発明は、請求項1乃至7のいずれか1に記載の半導体装置の製造方法に係り、上記ステップを複数回繰り返すとき、最初のステップの前に上記酸化性ガスを導入することを特徴としている。

[0020]

また、請求項9記載の発明は、請求項1乃至8のいずれか1に記載の半導体装置の製造方法に係り、上記ステップを複数回繰り返すとき、最後のステップの上記第2段階を省略することを特徴としている。

[0021]

また、請求項10記載の発明は、請求項1乃至9のいずれか1に記載の半導体

装置の製造方法に係り、上記所望の金属として、タンタル、ハフニウム又はジル コニウムを用いることを特徴としている。

[0022]

また、請求項11記載の発明は、請求項10記載の半導体装置の製造方法に係り、上記タンタルを用いる場合、上記原料ガスとしてペンタエトキシタンタルを用いることを特徴としている。

[0023]

また、請求項12記載の発明は、請求項1乃至11のいずれか1に記載の半導体装置の製造方法に係り、上記酸化性ガスとして、酸素、オゾン、水、酸窒化物 又は酸素ラジカルを含んだガスを用いることを特徴としている。

[0024]

また、請求項13記載の発明は、請求項1乃至12のいずれか1に記載の半導体装置の製造方法に係り、上記第1段階あるいは上記第2段階の時間を、上記第1段階で導入される上記原料ガスあるいは上記第2段階で導入される上記酸化性ガスの上記反応炉内の平均滞留時間よりも大きく選ぶことを特徴としている。

[0025]

また、請求項14記載の発明は、請求項1乃至13のいずれか1に記載の半導体装置の製造方法に係り、上記金属の酸化膜を成膜する温度を、反応にセルフリミットがかからない温度領域に設定することを特徴としている。

[0026]

また、請求項15記載の発明は、請求項2記載の半導体装置の製造方法に係り、上記キャパシタの上記下部電極の表面形状を立体構造に形成することを特徴としている。

[0027]

また、請求項16記載の発明は、請求項15記載の半導体装置の製造方法に係り、上記下部電極の表面形状の立体構造をHSG状に形成することを特徴としている。

[0028]

【作用】

本発明の半導体装置の製造方法によれば、半導体基板上に所望の金属の酸化膜を成膜する際、反応炉内に所望の金属を含んだ原料ガスを導入する第1段階と酸化性ガスを導入する第2段階とを1ステップとして、このステップを複数回繰り返すことにより、金属酸化膜は複数回に分けて成膜され、最終的に必要な膜厚の複数回分の1の薄い膜厚毎に、第2段階において、酸化性ガスにより酸素の空孔の充填及び有機物の除去が行なわれるため、十分に膜質を向上させることができる。

また、上述のように第2段階において酸化性ガスによって金属酸化膜の膜質を向上させることができるため、第1段階においては、酸化性ガスを導入しなくてもよく、導入するとしても請求項5記載のように少量の導入でよいため、第1段階における原料ガスの分圧の低下が避けられる。よって、ステップカバレッジの低下も防ぐことができる。

[0029]

【発明の原理】

この発明の発明者らは鋭意研究を重ねた結果、最終的に必要な膜厚の酸化タンタル膜を成膜する際、図7に示すように、所定の温度及び所定の圧力に維持された反応炉内に、PETを窒素キャリアガスで憤霧し気化させた原料ガスを導入する第1段階S1と、第1段階S1に続いて酸素ガスを導入する第2段階S2との組合せを1ステップSTとした場合に、このステップSTを複数回繰り返すことにより、スループットを低下させることなく、良好なステップカバレッジ及び良好な膜質を備えた酸化タンタル膜を成膜できることを確かめた。

すなわち、酸化タンタル膜を薄く成膜する工程と、その成膜された膜を酸化性 ガスに曝す工程とを繰り返し行って最終的に必要な膜厚まで成膜するようにした ことにより、酸化タンタル膜が薄い状態で、酸化性ガスによって空孔の補充及び 有機物の除去を行うことができる。そのため、十分に膜質を向上させることがで き、これが繰り返されるため最終的に最終的に必要な膜厚となった酸化タンタル 膜の膜質も良好なものとすることができる。また、酸化タンタル膜の成膜工程(第1段階S1)においては、酸化性ガスを導入しない(あるいは、少量とする) ため、ステップカバレッジも低下させずに成膜することが可能である。このため 、低温で成膜する必要もなくなり、スループットの低下も避けることができる。

[0030]

図7では一例として、略430℃(成膜温度)で、かつ略10Torr(成膜圧力)に維持され半導体基板を収容した反応炉内に、第1段階S1では、PETを50mg/mの割合で700sccmの流量の窒素キャリアガスで憤霧し気化させて導入する例を示し、第2段階S2では、その反応炉内に酸素ガスを700sccmの流量で導入する例を示している。

[0031]

図8は、上記条件の第1段階S1と第2段階S2との組み合わせから成るステップSTを複数回繰り返して最終的に必要な膜厚の酸化タンタル膜を成膜した場合の、ステップ数(横軸)と酸化タンタル膜の膜質(縦軸)との関係を示している。ここで、膜質は、成膜された酸化タンタル膜を用いて形成したキャパシタに対して、85℃の高温雰囲気で、4.6Vの電圧を印加した条件で加速試験を行って得られたTDDB(Time Dependent Dielectric Breakdown: 絶縁膜経時破壊)特性で示している。図8から明らかなように、上記ステップSTの繰り返し回数を増加させることにより、膜質を向上させることができる。例えば、ステップSTを2回繰り返すと、膜質を表すTDDB特性において酸化タンタル膜の破壊に至る時間は略70秒(sec)が得られ、ステップSTを4回繰り返すと同時間は略150秒に伸びて、いずれもステップSTが1回の場合に得られる略27秒を上回っていることを示しており、上記ステップSTの繰り返し回数を増加させることにより、膜質を向上させることができることを示している。

[0032]

なお、原料ガスを導入する第1段階S1の時間及び酸化性ガスを導入する第2段階S2の時間は、それぞれ原料ガスあるいは酸化性ガスの反応炉内の平均滞留時間(V/F)よりも大きく選ぶことが必要になる。ここで、Vは反応炉の容積、Fはガス流量を示している。それゆえ、ステップSTの繰り返し回数の最大は、(最終的に必要な膜厚)/(1ステップの最小時間での成膜膜厚)によって決められる。図8から明らかなように、ステップSTの繰り返し回数を増加させるほど、膜質を向上させることができるが、繰り返し回数をあまり増加させるとス

ループットを低下させることになるので、望ましくは 2 ~ 1 0 回程度繰り返すの が実用的である。

[0033]

また、原料ガスを導入する第1段階S1においては、ステップカバレッジを悪 化させない程度の量の酸素ガスを加えて導入することで、より膜質を向上させる ことができることを確かめた。

図9は、第1段階S1で原料ガスを導入する期間に酸素ガスを導入した場合の、酸素流量(横軸)と膜質(左側縦軸)及びステップカバレッジ(右側縦軸)との関係を示している。同図において、Aはステップカバレッジの特性、Bは膜質の特性を示している。図9から明らかなように、酸素流量を増加させることにより、ステップカバレッジは低下する一方、膜質は向上している。したがって、ステップカバレッジを実質的に低下させない程度の量の酸素(酸素ガス)を導入することにより、膜質を向上させることができることを示している。

[0034]

また、原料ガスを導入する第1段階S1と、酸素ガスを導入する第2段階S2 との組み合わせによるステップSTを複数回繰り返すとき、最初のステップST の前に酸素ガスを導入することにより、酸素ガスを導入しない場合に比べて、イ ンキュベーションタイムを短縮することができることを確かめた。

図10は、成膜時間(横軸)と膜厚(縦軸)との関係を示している。ここで、Aは酸素ガスを導入した場合の特性を示し、Bは酸素ガスを導入しなかった場合の特性を示している。両特性A、Bを比較すれば明らかなように、酸素ガスを導入した場合にはインキュベーションタイムT1は略18秒となり、一方酸素ガスを導入しなかった場合には同タイムT2は略40秒となり、半分以下に短縮することができる。したがって、成膜開始までの時間を短縮することができるので、スループットを向上させることができる。

このようにインキュベーションタイムを短縮できるのは、前述したように最初のステップSTの前に、すなわち成膜開始前に、酸素ガスを導入することにより、その後に第1段階S1を実施して原料ガスを導入してPETを熱分解させて酸化タンタル膜を成膜する際に、PETが熱分解し易くなったためである、と考え

られる。

[0035]

【発明の実施の形態】

以下、上述の原理を基に、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。

◇第1実施例

図1及び図2は、この発明の第1実施例である半導体装置の製造方法の構成を 工程順に示す工程図、図3は同半導体装置の製造方法において酸化タンタル膜を 成膜させるための成膜シーケンスを示す図である。以下、図1~図3を参照して 同半導体装置の製造方法について工程順に説明する。

まず、図1 (a)に示すように、例えばP型半導体基板1を用いて、周知のLOCOS法あるいはSTI法等により素子分離領域2を形成することにより、各活性領域の中央部に例えば酸化シリコン膜から成るゲート絶縁膜3及び多結晶シリコン膜から成るゲート電極4を形成する。次に、ゲート電極4を利用した自己整合法によりN型不純物をイオン打ち込みして、ソース領域及びドレイン領域となる一対のN型領域5、6を形成した後、全面に例えば酸化シリコン膜から成る第1層間絶縁膜7を形成することにより、NMOS型トランジスタから成るメモリセル選択用トランジスタ8を形成する。

[0036]

次に、図1(b)に示すように、リソグラフィ法により、第1層間絶縁膜7にメモリセル選択用トランジスタ8の一方のN型領域6を露出する第1コンタクトホール9を形成した後、第1コンタクトホール9内にN型領域6と接続されるように例えば多結晶シリコン膜から成るコンタクトプラグ10を埋め込むように形成する。

[0037]

次に、図1(c)に示すように、全面に例えば酸化シリコン膜から成る第2層間絶縁膜11を形成した後、リソグラフィ法により、第2層間絶縁膜11にコンタクトプラグ10を露出する第2コンタクトホール12を形成する。次に、第2コンタクトホール12内にコンタクトプラグ10と接続されるように例えば多結

晶シリコン膜を第2コンタクトホール底部及び内壁に沿ってシリンダ形状に成膜し、表面をHSG化させることによって、下部電極13を形成する。

[0038]

次に、図2(d)に示すように、CVD法により、後述するような成膜シーケンスに基づいて酸化タンタル膜を成膜して、下部電極13上に酸化タンタル膜から成る容量絶縁膜14を形成する。一例として、最終的に必要な膜厚が10nmの酸化タンタル膜を、240秒の時間で成膜する例で説明する。

[0039]

図3は、上述の酸化タンタル膜を成膜させるための成膜シーケンスを示す図で ある。この例の半導体装置の製造方法では、前述の原理で説明したステップST を2回繰り返すことにより、最終的に必要な膜厚の酸化タンタル膜を成膜するよ うにする。すなわち、図3から明らかなように、略430℃(成膜温度)に加熱 され、略10Torr(成膜圧力)に維持された反応炉内に基板1を収容した後、時刻 t 1 において反応炉内に、第1段階S1に基づいてPETを50mg/mの割合 で、700sccmの流量の窒素キャリアガスで憤霧し気化させた原料ガスを導 入して酸化タンタル膜の成膜を開始し、120秒後の時刻t2において原料ガス の導入を停止する。この120秒間に5nmの酸化タンタル膜を成膜する。なお 、成膜される膜厚は、反応炉内の温度、圧力、ガス流量等により異なってくるが 、ここでは理解を容易にするためそれらの影響は考慮しないで示すものとする。 次に、時刻t2~t3の30秒間に第2段階S2に基づいて1200sccmの 流量の酸素ガスを導入して、第1回目のステップSTが終了する。この第1回目 のステップSTにおいて、第1段階S1において成膜された5nmの酸化タンタ ル膜は第2段階S2で導入された酸素ガスに曝されることにより、酸素の空孔が 充填され、かつ有機物が除去される。

[0040]

続いて、時刻t3において、第1段階S1に基づいてPETを50mg/mの割合で、700sccmの流量の窒素キャリアガスで憤霧し気化させた原料ガスを導入して酸化タンタル膜の成膜を開始し、120秒後の時刻t4において原料ガスの導入を停止する。この120秒間に新たに5nmの酸化タンタル膜を成膜

する。次に、時刻 t 4~t 5の30秒間に第2段階 S 2に基づいて1200 s c c m の流量の酸素ガスを導入して、第2回目のステップ S T が終了する。この第2回目のステップ S T において、第1段階 S 1 において成膜された新たな5 n m の酸化タンタル膜は第2段階 S 2で導入された酸素ガスに曝されることにより、第1回目のステップ S T と同様に、酸素の空孔が充填され、かつ有機物が除去される。以上により、第2回目のステップ S T が終了し、下部電極13上に最終的に必要な膜厚である10 n m の酸化タンタル膜から成る容量絶縁膜14を形成する。

[0041]

次に、第2回目のステップSTの第2段階S2が終了した後、基板1を別の反応炉に移して、酸化性雰囲気内で例えば750~800℃でアニール処理、あるいは酸素ラジカル処理を施して、酸化タンタル膜を安定化させる。ここで、最後のステップである第2回目のステップSTの第2段階S2は省略して上記アニール処理に移行させるようにしてもよい。これは、以下の実施例においても同様である。

[0042]

次に、図2(e)に示すように、容量絶縁膜14上に例えば多結晶シリコン膜から成る上部電極15を形成することにより、キャパシタ16を形成する。以上により、NMOS型トランジスタから成るメモリセル選択用トランジスタ8の一方のN型領域6に、コンタクトプラグ10を介してキャパシタ16が接続された、1ビットの情報を記憶するメモリセル17を完成させる。

[0043]

上述したように、この例の半導体装置の製造方法によれば、メモリセル選択用トランジスタ8を形成した後、このメモリセル選択用トランジスタ8の一方のN型領域6に接続されるように下部電極13を形成した半導体基板1を反応炉内に収容して、原料ガスを導入する第1段階S1と酸素ガスを導入する第2段階S2との組み合わせによるステップSTを2回繰り返して最終的に必要な膜厚の酸化タンタル膜を成膜して容量絶縁膜14を形成するので、容量絶縁膜14の膜質の向上及びステップカバレッジの向上を図ることができる。

[0.044]

すなわち、容量絶縁膜14を構成する最終的に必要な膜厚(10nm)の酸化タンタル膜を成膜する際、成膜工程を第1回目のステップSTと第2回目のステップSTとの2回に分けて、各ステップSTの第1段階S1においてそれぞれ5nmの膜厚に成膜した後、各ステップSTの第2段階S2においてそれぞれの5nmの酸化タンタル膜を酸素ガスに曝すようにしたので、酸化タンタル膜は最終的に必要な膜厚の半分の薄い状態で、酸素の空孔の充填及び有機物の除去が行なわれることになる。したがって、従来のように最終的に必要な膜厚の厚い状態に成膜した酸化タンタル膜を一気に酸素ガスに曝す方法に比較して、酸素の空孔の充填及び有機物の除去するための処理を効果的に行うことができる。それゆえ、キャパシタを形成したときに膜質がよく、ステップカバレッジに優れた容量絶縁膜14を形成することができるようになる。

[0045]

このように、この例の半導体装置の製造方法によれば、メモリセル選択用トランジスタ8を形成した後、このメモリセル選択用トランジスタ8の一方のN型領域6に接続されるように下部電極13を形成した半導体基板1を反応炉内に収容して、原料ガスを導入する第1段階S1と酸素ガスを導入する第2段階S2との組み合わせによるステップSTを2回繰り返して最終的に必要な膜厚の酸化タンタル膜を成膜して容量絶縁膜14を形成するので、酸化タンタル膜のステップカバレッジの低下を抑え、また酸化タンタル膜の酸素の空孔を充填し、かつ有機物を除去できるようになる。

したがって、スループットを低下させることなく、良好なステップカバレッジ 及び良好な膜質を備えた容量絶縁膜を成膜することができる。

[0046]

◇第2実施例

図4は、この発明の第2実施例である半導体装置の製造方法において酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。この例の半導体装置の製造方法の構成が、上述した第1実施例の構成と大きく異なるところは、容量 絶縁膜として最終的に必要な膜厚(第1実施例の場合と同様に10nm)の酸化 タンタル膜を最終的に成膜する際、前述の原理で説明したステップSTを3回繰り返すようにした点である。以下、図4を参照して、同半導体装置の製造方法について説明する。

すなわち、第1実施例の図2(d)の工程において、図4の成膜シーケンスに基づいて酸化タンタル膜を成膜して、下部電極13上に酸化タンタル膜から成る容量絶縁膜14を形成する。

[0047]

この例の半導体装置の製造方法では、前述の原理で説明したステップSTを3回繰り返すことにより、最終的に必要な膜厚(10nm)の酸化タンタル膜を成膜するようにする。すなわち、図4から明らかなように、略430℃に加熱され、略10Torrに維持された反応炉内に基板1を収容した後、時刻t1において反応炉内に、第1段階S1に基づいてPETを50mg/mの割合で、700sccmの流量の窒素キャリアガスで憤霧し気化させた原料ガスを導入して酸化タンタル膜の成膜を開始し、80秒後の時刻t2において原料ガスの導入を停止する。この80秒間に略3.3nmの酸化タンタル膜を成膜する。次に、時刻t2~t3の20秒間に第2段階S2に基づいて1200sccmの流量の酸素ガスを導入して、第1回目のステップSTが終了する。この第1回目のステップSTにおいて、第1段階S1において成膜された3.3nmの酸化タンタル膜は第2段階S2で導入された酸素ガスに曝されることにより、酸素の空孔が充填され、かつ有機物が除去される。

[0048]

続いて、時刻t3~t4の80秒間に第1段階S1に基づいて上記原料ガスを 導入して新たに略3.3nmの酸化タンタル膜を成膜した後、時刻t4~t5の 20秒間に第2段階S2に基づいて上記酸素ガスを導入して、第2回目のステップS2が終了する。この第2回目のステップSTにおいて、第1段階S1において て成膜された新たな3.3nmの酸化タンタル膜は第2段階S2で導入された酸素ガスに曝されることにより、第1回目のステップSTと同様に、酸素の空孔が 充填され、かつ有機物が除去される。続いて、時刻t5~t6の80秒間に第1 段階S1に基づいて上記原料ガスを導入して新たに略3.3nmの酸化タンタル 膜を成膜した後、時刻 t 6~ t 7の20秒間に第2段階 S 2に基づいて上記酸素ガスを導入して、第3回目のステップ S T が終了する。この第3回目のステップ S T において、第1段階 S 1 において成膜された新たな3.3 n mの酸化タンタル膜は第2段階 S 2で導入された酸素ガスに曝されることにより、第1回目のステップ S T と同様に、酸素の空孔が充填され、かつ有機物が除去される。以上により、第3回目のステップ S T が終了し、下部電極13上に最終的に必要な膜厚である10 n m の酸化タンタル膜から成る容量絶縁膜14を形成する。なお、この例において各ステップ S T の第2段階 S 2 における酸素ガスの導入時間を第1実施例よりも短くするのは、各ステップ S T の第1段階 S 1 において成膜する膜厚を薄くしたためである。

また、この例のように最終的に必要な膜厚を10nmに選び、かつステップSTを3回繰り返すでは、1回のステップSTで成膜される酸化タンタル膜の膜厚は1.7~5nmの範囲に入っていればよい。この膜厚の値は、最終的に必要な膜厚あるいはステップSTにより適宜変更可能である。

[0049]

以下は、第1実施例と同様に、アニール処理等を施した後、図2(e)の工程と略同様な工程を繰り返して、容量絶縁膜14上に例えば多結晶シリコン膜から成る上部電極15を形成することにより、キャパシタ16を形成してメモリセル17を完成させる。

[0050]

この例の半導体装置の製造方法によれば、容量絶縁膜14を構成する最終的に必要な膜厚(10nm)の酸化タンタル膜を成膜する際、成膜工程を第1回目のステップST~第3回目のステップSTの3回に分けて、各ステップSTの第1段階S1においてそれぞれ3.3nmの膜厚に成膜した後、各ステップSTの第2段階S2においてそれぞれの3.3nmの酸化タンタル膜を酸素ガスに曝すようにしたので、酸化タンタル膜は最終的に必要な膜厚の1/3の薄い状態で、酸素の空孔の充填及び有機物の除去が行なわれることになる。したがって、酸素の空孔の充填及び有機物の除去が行なわれることになる。したがって、酸素の空孔の充填及び有機物を除去するための処理を、第1実施例よりもステップSTを増やした分効果的に行うことができる。

[0051]

◇第3実施例

図5は、この発明の第3実施例である半導体装置の製造方法において酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。この例の半導体装置の製造方法の構成が、上述した第1実施例の構成と大きく異なるところは、ステップSTを2回繰り返して最終的に必要な膜厚(第1実施例の場合と同様に10nm)の酸化タンタル膜を最終的に成膜する際、前述の原理で説明したように各ステップSTの第1段階S1において原料ガスに加えて少量の酸素ガスも導入するようにした点である。ここで、第1段階において導入する酸素の量は、カバレッジを低下させない程度の量に選ぶようにする。以下、図5を参照して、同半導体装置の製造方法について説明する。

すなわち、第1実施例の図2(d)の工程において、図5の成膜シーケンスに基づいて酸化タンタル膜を成膜して、下部電極13上に酸化タンタル膜から成る容量絶縁膜14を形成する。

[0052]

この例の半導体装置の製造方法では、第1回目のステップST及び第2回目のステップSTを繰り返すことにより、酸化タンタル膜を成膜する際、前述の原理で説明したように各ステップSTの第1段階S1における原料ガスに加えて少量の酸素ガスも導入するようにする。すなわち、図5から明らかなように、略430℃に加熱され、略10Torrに維持された反応炉内に基板1を収容した後、第1回目のステップSTである時刻t1において、第1段階S1に基づいたPETを50mg/mの割合で700sccmの流量の窒素キャリアガスで憤霧し気化させた原料ガスに加えて、500sccmの流量の酸素ガスも導入して酸化タンタル膜の成膜を開始し、120秒後の時刻t2において原料ガスの導入を停止する。この120秒間に5mmの酸化タンタル膜を成膜する。次に、時刻t2~t3の30秒間に第2段階S2に基づいて1200sccmの流量の酸素ガスを導入して、第1回目のステップSTが終了する。この第1回目のステップSTにおいて、第1段階S1において成膜された5mmの酸化タンタル膜は第2段階S2で導入された酸素ガスに曝されることにより、酸素の空孔が充填され、かつ有機物

が除去される。また、第1段階S1において成膜する際少量の酸素を導入することにより、膜質をより向上させることができる。

[0053]

続いて、時刻t3~t4の120秒間に第1段階S1に基づいて上記原料ガス及び上記酸素ガスを導入して新たに5nmの酸化タンタル膜を成膜した後、時刻t4~t5の30秒間に第2段階S2に基づいて上記酸素ガスを導入して、第2回目のステップSTが終了する。この第2回目のステップSTにおいて、第1段階S1において成膜された新たな5nmの酸化タンタル膜は第2段階S2で導入された酸素ガスに曝されることにより、第1回目のステップSTと同様に、酸素の空孔が充填され、かつ有機物が除去される。また、第1段階S1において成膜する際少量の酸素を導入することにより、膜質をより向上させることができる。以上により、第2回目のステップSTが終了し、下部電極13上に最終的に必要な膜厚である10nmの酸化タンタル膜から成る容量絶縁膜14を形成する。

[0054]

以下は、第1実施例と同様に、アニール処理等を施した後、図2(e)の工程と略同様な工程を繰り返して、容量絶縁膜14上に例えば多結晶シリコン膜から成る上部電極15を形成することにより、キャパシタ16を形成してメモリセル17を完成させる。

[0055]

この例の半導体装置の製造方法によれば、容量絶縁膜14を構成する最終的に必要な膜厚(10nm)の酸化タンタル膜を第1回目のステップSTと第2回目のステップSTとの2回に分けて成膜する際、各ステップSTの第1段階S1においてそれぞれ原料ガスに加えて少量の酸素ガスも導入するようにしたので、第1実施例に比較して、膜質をより向上させることができる。

[0056]

◇第4実施例

図6は、この発明の第4実施例である半導体装置の製造方法において酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。この例の半導体装置の製造方法の構成が、上述した第1実施例の構成と大きく異なるところは、ステ

ップSTを2回繰り返して最終的に必要な膜厚(第1実施例の場合と同様に10nm)の酸化タンタル膜を成膜する際、前述の原理で説明したように最初のステップSTの前に酸素ガスを導入するようにした点である。以下、図6を参照して、同半導体装置の製造方法について説明する。

すなわち、第1実施例の図2(d)の工程において、図5の成膜シーケンスに基づいて酸化タンタル膜を成膜して、下部電極13上に酸化タンタル膜から成る容量絶縁膜14を形成する。

[0057]

この例の半導体装置の製造方法では、第1回目のステップST及び第2回目のステップSTを繰り返すことにより、酸化タンタル膜を成膜する際、前述の原理で説明したように第1回目のステップSTの前に酸素ガスを導入するようする。すなわち、図6から明らかなように、略430℃に加熱され、略10Torrに維持された反応炉内に基板1を収容した後、第1回目のステップSTに先立つ時刻t0において反応炉内に、1200sccmの流量の酸素ガスを導入する。次に、時刻t1以降では、図3の成膜シーケンスを参照して説明した第1実施例と同じ条件で成膜を行うことにより、下部電極13上に最終的に必要な膜厚である10nmの酸化タンタル膜から成る容量絶縁膜14を形成する。

上述したような酸化タンタル膜の成膜方法によれば、前述の原理で説明したように、最初のステップSTの前に酸素ガスを導入することにより、酸素ガスを導入しない場合に比べて、インキュベーションタイムを短縮することができるようになる。

[0058]

以下は、第1実施例と同様に、アニール処理等を施した後、図2(e)の工程と略同様な工程を繰り返して、容量絶縁膜14上に例えば多結晶シリコン膜から成る上部電極15を形成することにより、キャパシタ16を形成してメモリセル17を完成させる。

[0059]

この例の半導体装置の製造方法によれば、第1実施例と略同様な効果を得ることができるとともに、他の実施例に比較して成膜開始前に酸素ガスを導入するこ

とにより、予め成膜開始前に酸素を供給することができるので、成膜開始を早めて、インキュベーションタイムを短縮することができるようになる。

[0060]

以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、実施例では、ステップSTを2回あるいは3回繰り返して酸化タンタル膜を成膜する例で説明したが、これらの例に限らず前述の発明の原理で説明したように、望ましくは2~10回程度繰り返すのが実用的である。また、酸化タンタル膜の成膜する際に実施される複数のステップSTを組み合わせる第1段階S1におけるPETの量、窒素キャリアガスの流量、あるいは第2段階S2における酸素ガスの流量等は、実施例で示した例に限らず、必要とする酸化タンタル膜の膜質に応じて、任意に変更することができる。また、第1段階S1と第2段階S2との組み合わせから成るステップSTを複数回繰り返す場合、第2段階S2との組み合わせから成るステップSTを複数回繰り返す場合、第2段階S2との組み合わせから成るステップSTを複数回繰り返す場合、第2段階S2との組み合わせから成るステップSTを複数回繰り返す場合、第2段階S2の時間は、酸化性ガスの働きを損なわない範囲で原料ガスの導入を完全に止めなくともよい。また、複数のステップST間における第1段階S1の時間あるいは第2段階S2の時間は、必ずしも同じに設定する必要はない。

[0061]

上記各実施例では、最終的に成膜される酸化タンタル膜の膜厚を10nmに選んだ例で示したが、膜厚はこれに限らず、適宜変更可能である。なお、最終膜厚を変更する場合、必要とされる膜質やスループットに応じて、繰返し回数、すなわち1回のステップSTで成膜する膜厚を適宜変更すればよい。例えば、最終膜厚を15nmとする場合、実施例1、3及び4のように2回のステップSTで成膜する場合は、1回のステップSTで不.5nm成膜するようにし、実施例2のように3回のステップSTで成膜する場合は、1回のステップSTで5nm成膜するようにし、また、より多くの回数の繰返しで成膜する場合は、その回数に応じて1回のステップSTで成膜する膜厚を適宜変更すればよい。

[0062]

また、容量の大きいキャパシタを形成するための金属酸化膜としてはタンタル

の酸化膜を用いる例で説明したが、これに限ることなく、ハフニウム(Hf)、ジルコニウム(Zr)のような他の金属を用いることができる。ここで、ハフニウムの場合は、ハフニウム ターシャリー ブドキサイド [Hf(OC_4H_9) $_4$]、テトラキス 1 メトキシ 2 メチル 2 プロポキシ ハフニウム [Hf(MMP) $_4$] 等をソースとして、またジルコニウムの場合は、ジルコニウム ターシャリー ブドキサイド [Zr(C_4H_9) $_4$]、テトラキス 1 メトキシ 2 メチル 2 プロポキシ ジルコニウム [Zr(MP) $_4$] 等をソースとして用いることができる。また、酸化性ガスとして酸素ガスを用いる例で説明したが、これに限ることなく、オゾン(O_3)、水(H_2O)、酸化窒素(N_2O , NO_X) 又は酸素ラジカルを含んだガス等を用いることができる。上述したようなタンタル、ハフニウム、ジルコニウム等の金属を含んだ原料ガスは、酸化性ガスが存在しなくともそのガスのみで金属酸化膜を成膜することが可能な性質を有している。

[0063]

また、金属酸化膜の成膜温度は、低温にするほど成膜速度が遅くなるため、あまり低くしすぎない方がよい。特に、原料ガスによっては、低温(例えば300~350℃程度)で成膜すると、反応にセルフリミットがかかり、一原子層分しか成膜されない状態になる場合があり、このような成膜では、大幅にスループットが低下してしまうため好ましくない。よって、成膜温度は、反応にセルフリミットがかからない温度領域、例えば380~480℃程度とするのが好ましい。

また、DRAMを構成するトランジスタのゲート絶縁膜としては窒化膜(Nitride Film)でもよく、あるいは酸化膜と窒化膜との2重膜構成でもよい。つまり、MIS (Metal Insulator Semiconductor)型トランジスタである限り、MOS型トランジスタに限らずに、MNS (Metal Nitride Semiconductor)型トランジスタでもよく、あるいは、MNOS (Metal Nitride Oxide Semiconductor)型トランジスタでもよい。

[0064]

【発明の効果】

以上説明したように、この発明の半導体装置の製造方法によれば、半導体基板 を収容した反応炉内に所望の金属を含んだ原料ガスを導入する第1段階と、第1 段階に続いて反応炉内に酸化性ガスを導入する第2段階とを1ステップとして、 このステップを複数回繰り返して半導体基板上に最終的に必要な膜厚の金属酸化 膜を成膜するので、金属酸化膜のステップカバレッジの低下を抑え、また金属酸 化膜の酸素の空孔を充填いきれ、かつ有機物を除去できるようになる。

したがって、スループットを低下させることなく、良好なステップカバレッジ 及び良好な膜質を備えた容量絶縁膜を成膜することができる。

【図面の簡単な説明】

【図1】

この発明の第1実施例である半導体装置の製造方法の構成を工程順に示す工程 図である。

【図2】

同半導体装置の製造方法の構成を工程順に示す工程図である。

【図3】

同半導体装置の製造方法において酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。

【図4】

この発明の第2実施例である半導体装置の製造方法において、酸化タンタル膜 を成膜させるための成膜シーケンスを示す図である。

【図5】

この発明の第3実施例である半導体装置の製造方法において、酸化タンタル膜 を成膜させるための成膜シーケンスを示す図である。

【図6】

この発明の第4実施例である半導体装置の製造方法において、酸化タンタル膜 を成膜させるための成膜シーケンスを示す図である。

【図7】

この発明の原理を説明する成膜シーケンスを示す図である。

【図8】

この発明の原理において、ステップ数(横軸)と酸化タンタル膜の膜質(縦軸)との関係を示す図である。

【図9】

この発明の原理において、酸素流量(横軸)と膜質(左側縦軸)及びステップ カバレッジ(右側縦軸)との関係を示す図である。

【図10】

この発明の原理において、成膜時間(横軸)と膜厚(縦軸)との関係を示す図である。

【図11】

従来の半導体装置の製造方法において酸化タンタル膜を成膜させるための成膜 シーケンスを示す図である。


【符号の説明】


- 1 P型シリコン基板
- 2 素子分離領域(フィールド絶縁膜)
- 3 ゲート絶縁膜
- 4 ゲート電極
- 5、6 N型領域
- 7 メモリセル選択用トランジスタ (NMOS型トランジスタ)
- 8 第1層間絶縁膜
- 9 第1コンタクトホール
- 10 コンタクトプラグ
- 11 第2層間絶縁膜
- 12 第2コンタクトホール
- 13 下部電極
- 14 容量絶縁膜(酸化タンタル膜)
- 15 上部電極
- 16 キャパシタ
- 17 メモリセル


【書類名】

図面


【図1】









【図2】







【図3】




【図4】







【図6】




【図7】




【図8】




【図9】



【図10】







【書類名】 要約書

【要約】

【課題】 スループットを低下させることなく、良好なステップカバレッジ及び 良好な膜質を備えた容量絶縁膜を成膜する。

【解決手段】 開示される半導体装置の製造方法は、メモリセル選択用トランジスタ8を形成した後、このメモリセル選択用トランジスタ8の一方のN型領域6に接続されるように下部電極13を形成した半導体基板1を反応炉内に収容して、原料ガスを導入する第1段階S1と酸素ガスを導入する第2段階S2との組み合わせによるステップSTを2回繰り返して、最終的に必要な膜厚の酸化タンタル膜を成膜する。

【選択図】 図3

出願人履歴情報

識別番号

[500174247]

1.変更年月日

2000年 7月12日

[変更理由]

名称変更

住 所

東京都中央区八重洲2-2-1

氏 名

エルピーダメモリ株式会社